출고예상일 안내
주문하신 상품이 한국에서 현지 배송을 위한 출고단계가 이루어질 것으로 예상되는 날짜입니다. 상품을 준비하는 과정에서 내부적인 사정으로 인해 출고예상일에 다소 오차가 생길 수 있습니다.
여러 상품(예약상품포함)을 함께 주문하신 경우 출고예상일이 가장 늦은 날짜에 맞춰 함께 배송됩니다.
ISBN : 9788984682788 / 210쪽 / 399g / 188 x 257 (㎜)
이 상품에 궁금하신점이 있으세요? 1:1상담문의
아래의 도서와 구매하시면 이 도서들의 적립금을 즉시적용해 드립니다.
-
엥지유니버스
-
장세림
-
서길원, 김운호, 허상훈, 박재상, 박경규, 김종욱, 오윤우, 유지영
-
정지훈
- 27,000
- 21,600
- 31,500
- 25,200
출판사 리뷰
본 교재는 논리회로 설계실습을 위한 입문서로 개발되었으며, 회로설계의 기본 개념을 파악하는데필요한 실무중심의 실습용 교재로서 대학의 디지털 회로설계 실습과정에 적합하다.
“Verilog HDL 회로설계실습”은 논리회로 이론을 바탕으로 디지털 회로를 이해하고, 이를Verilog HDL과 Quartus II를 이용하여 설계 및 시뮬레이션하며, 회로 데이터를 Altera사의 DE2보드에 구현,동작을 검증할 수 있도록 구성하였다.
Verilog HDL의 구조에서부터 Quartus II 및 FPGA 실습보드의 사용법까지 간단하게 설명하였으며,디지털 회로에서 사용되는 기본적인 기능블럭의 이론 및Verilog HDL 표현, 그리고 하드웨어구현방법 등을 상세하게 기술하였다.
각 장의 내용은 실습목표와 회로규격, 회로도,동작원리,실습절차, Verilog HDL 프로그램, 시뮬레이션 입출력파형, Pin 할당, 그리고 연습문제 등의 순서로 이루어져 있다.
-
- 저자 : 이행우
