출고예상일 안내
주문하신 상품이 한국에서 현지 배송을 위한 출고단계가 이루어질 것으로 예상되는 날짜입니다. 상품을 준비하는 과정에서 내부적인 사정으로 인해 출고예상일에 다소 오차가 생길 수 있습니다.
여러 상품(예약상품포함)을 함께 주문하신 경우 출고예상일이 가장 늦은 날짜에 맞춰 함께 배송됩니다.
ISBN : 9788964212127 / 368쪽 188 x 257 (㎜)
이 상품에 궁금하신점이 있으세요? 1:1상담문의
아래의 도서와 구매하시면 이 도서들의 적립금을 즉시적용해 드립니다.
-
마창석
-
구오제드, 송이핑, 조신
-
홍지수, 홍은지
-
천근아, 박정훈, 장지흠, 진재연, 이정한, 민윤기
- 22,500
- 26,100
- 30,000
- 22,500
출판사 리뷰
본교재의 구성은 전체 16장과 부록으로 구성되었다. 1-11장은 조합 논리회로(Combinational Logic circuit) part이며 기본 게이트, 확장 게이트, 논리식의 간소화(Karnaugh-map), 가산기, 감산기, 병렬 4 비트 전가산기, 디코더 및 인코더, 코드 변환기, BCD-7segment decoder, 비교기, 멀티플렉서 및 디멀티플렉서의 동작원리와 실험 절차에 대하여 설명하고 있다.
이어서 12-16장은 순서논리회로(Sequential Logic Circuit) part로써 래치(Latch), 플립플롭(Flip Flop), 비동기식 및 동기식 계수기, 시프트 레지스터, 타이머 응용 회로(단안정 및 비안정 멀티바이브레이터)의 동작 원리와 실험 절차를 설명하고 있다. 부록에서는 본 교재에서 사용된 IC(Integrated Circuit)들의 실제적 사용을 위한 데이터 시트를 수록하였다.
본 교재의 특징은 OrCAD Pspice 시뮬레이션 기반이라는 점이다. 모든 장에 걸쳐진 디지털 회로 실험은 각각의 디지털 회로 동작 원리에 의한 전개 과정을 PSPICE 시뮬레이션 결과와 비교하여 보고 철저한 확인 절차를 거쳤다.
-
- 저자 : 김경수, 김영주
실험 1 논리 게이트(gate) 실험
실험 2 논리 게이트(gate) 실험 II
실험 3 논리식의 간소화(Karnaugh-map)
실험 4 반가산 및 전가산기 실험
실험 5 반감산기(Half Subtractor) 및 전감산기(Full Subtractor)
실험 6 4비트 병렬가산기 및 감산기실험
실험 7 디코더(Decoder) 및 인코더(Encoder)
실험 8 code converter 실험
실험 9 BCD-7segment decoder 실험
실험 10 크기 비교기 실험
실험 11 멀티플렉서 및 디멀티플렉서
실험 12 플립플롭(Flip Flop)
실험 13 비동기식 계수기(Asynchronous counter)
실험 14 동기식 계수기(Synchronous counter)
실험 15 SHIFT 레지스터
실험 16 타이머 응용 실험
APPENDIX 데이터 시트
